Parametrische Analyse logischer Netzwerke für den Entwurf gut testbarer Schaltungen.

Layout of good testable circuits

Saved in:
Krueger-Sprengel, B.
Sankt-Augustin : Gesellschaft für Mathematik und Datenverarbeitung, 1988.
116 S.
deutsch
3884571427
9783884571422
GMD-Studien ; vol 0142.

ZB
Open Stacks Call Number: S 004126-0142'01' Barcode: 1088104048 Available